

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER : 02246246
PUBLICATION DATE : 02-10-90


APPLICATION DATE : 20-03-89
APPLICATION NUMBER : 01067861

APPLICANT : FUJITSU LTD;

INVENTOR : HARADA SHIGEKI;

INT.CL. : H01L 21/90

TITLE : MANUFACTURE OF
SEMICONDUCTOR DEVICE



ABSTRACT : PURPOSE: To improve adhesive strength with a wiring layer which is formed on a polyimide resin layer and to decrease contact resistance by performing sputter cleaning for the polyimide resin layer with a gas containing oxygen or nitrogen.

CONSTITUTION: For example, a light sensitive polyimide resin layer 14 is applied as an interlayer insulating film on a wiring layer 12 on a substrate 10. A through hole for contact with the wiring layer 12 is formed in the polyimide resin layer 14. Then sputter cleaning is performed for the polyimide resin layer 14 with a gas containing at least oxygen O₂ of nitrogen N₂. Since the gas contains O₂ or N₂ which is an active gas, the polyimide resin does not become graphite and a conductive layer is not formed on the surface even if the sputter cleaning is performed. In this way, insulation between wirings is sufficiently kept, adhesive strength between the polyimide layer and the wiring layer is improved and the contact resistance at the through hole can be decreased.

COPYRIGHT: (C)1990,JPO&Japio

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A) 平2-246246

⑤ Int. Cl.⁵
H 01 L 21/90

識別記号 庁内整理番号
S 6810-5F

⑬ 公開 平成2年(1990)10月2日

審査請求 未請求 請求項の数 1 (全8頁)

⑭ 発明の名称 半導体装置の製造方法

⑮ 特 願 平1-67861

⑯ 出 願 平1(1989)3月20日

⑰ 発 明 者 松 木 浩 久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑱ 発 明 者 原 田 茂 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑲ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

⑳ 代 理 人 弁理士 井 桁 貞一 外2名

明 細 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

ポリイミド樹脂層を層間絶縁膜として複数の配線層を形成する半導体装置の製造方法において、

ポリイミド樹脂層上に配線層を形成する前に、少なくとも酸素又は窒素を含むガスによりスパッタクリーニングすることを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔概要〕

半導体装置の製造方法、パッケージのセラミック基板やウエーハのような被形成面上にポリイミド樹脂層を層間絶縁膜として複数の配線層を形成する方法に関し、

配線間の絶縁を十分に保ちながら、ポリイミド樹脂層と配線層の密着強度を向上させ、スルーホールにおけるコンタクト抵抗を低下させることが可能な半導体装置の製造方法を提供することを目的とし、

ポリイミド樹脂層を層間絶縁膜として複数の配線層を形成する半導体装置の製造方法において、ポリイミド樹脂層上に配線層を形成する前に、少なくとも酸素又は窒素を含むガスによりスパッタクリーニングするように構成する。

〔産業上の利用分野〕

本発明は半導体装置の製造方法、パッケージのセラミック基板やウエーハのような被形成面上にポリイミド樹脂層を層間絶縁膜として複数の配線層を形成する方法に関する。

近年、半導体装置の高集積化及び高機能化等に伴い、セラミックパッケージにおけるセラミック基板上に単層の配線を形成するだけでは不十分となり、多層配線構造が採用されている。セラミッ

ク基板上的多層配線としてポリイミド樹脂層を層間絶縁膜とするポリイミド多層配線が多く用いられている。

一方、半導体ウエーハ上の多層配線についても、従来は層間絶縁膜としてシリコン酸化膜を用いていたが、近年、ポリイミド樹脂層を層間絶縁膜とするポリイミド多層配線が注目されている。

〔従来の技術〕

このようなポリイミド多層配線においては、配線層とポリイミド樹脂層の密着性を向上させると共に、下層の配線層と上層の配線層とのスルーホールにおける接触抵抗を低減させることが重要である。このため、多層配線構造の製造方法において、ポリイミド樹脂層をガスによりスパッタクリーニングする処理が行われている。

多層配線構造を製造する従来の方法として例えば第6図に示すものがある(西岡、斉木他、「PIQ表面の性質におよぼすArスパッタクリーニング処理の性質」電子通信学会総合全国大会、昭和56年)。

絶縁抵抗が劣化するという問題があった。また、処理条件によっては、密着強度がかえって劣化することもあり、処理条件の設定が難しいという問題もあった。

多層配線構造を製造する従来の方法の他の例として第7図に示すものがある(特開昭62-245650号公報参照)。

この方法は特にスルーホール抵抗の低減を目的として成されたもので、まず、セラミック基板10上に形成された下層の配線層12上に、層間絶縁膜としてのポリイミド樹脂層14を塗布する(第7図(a))。次に、ポリイミド樹脂層14上にアルミニウム(A1)のマスク層18を形成し(第7図(b))、所定形状になるようにこのマスク層18をエッチングする(第7図(c))。次に、マスク層18をマスクとしてポリイミド樹脂層14をドライエッチングしてスルーホールを形成し(第7図(d))した後、スルーホール内面を酸素ガス(O₂)よりスパッタクリーニングする(第7図(e))。次に、上層の配線層16を堆積し(第7図

和56年)。

この方法では、まず、多層配線を形成するためのセラミック基板10上に形成された下層の配線層12上に、層間絶縁膜としてのポリイミド樹脂層14を塗布する(第6図(a))。次に、ポリイミド樹脂層14に配線層12とコンタクトするためのスルーホールを形成し(第6図(b))、アルゴン(Ar)ガスを用いてスパッタクリーニング処理を行った(第6図(c))後に、上層の配線層16を堆積する(第6図(d))。その後、配線層16を所定形状にエッチングして配線16a、16b、16cを完成する(第6図(e))。

このようにArガスでスパッタクリーニングすると、ポリイミド樹脂層14と配線層16の密着強度が向上すると共に、スルーホールにおけるコンタクト抵抗を低下させることが可能であるが、Arガスでポリイミド樹脂層14表面をスパッタするため、第6図に示すようにポリイミド樹脂層14表面がグラファイト化されて薄い導電層14aが形成され、配線16a、16b、16c間の

(f))、配線層16を所定形状にエッチングして配線16a、16b、16cを完成する(第7図(g))。

この方法によれば、第6図に比べてスルーホール抵抗が低減されるものの、A1マスク層18をポリイミド樹脂層14に十分な強度で密着させることが困難であると共に、ポリイミド樹脂層14上にA1マスク層18をスパッタリングにより形成するため、配線16a、16b、16c間の絶縁抵抗が劣化するという問題があった。

〔発明が解決しようとする課題〕

このように従来の方法では、ポリイミド樹脂層と配線層の密着強度を向上させ、スルーホールにおけるコンタクト抵抗を低下させると共に、配線間の絶縁を十分に保つことが困難であった。

本発明は上記事情を考慮してなされたもので、配線間の絶縁を十分に保ちながら、ポリイミド樹脂層と配線層の密着強度を向上させ、スルーホールにおけるコンタクト抵抗を低下させることが可

能な半導体装置の製造方法を提供することを目的とする。

〔課題を解決するための手段〕

上記目的は、ポリイミド樹脂層を層間絶縁膜として複数の配線層を形成する半導体装置の製造方法において、ポリイミド樹脂層上に配線層を形成する前に、少なくとも酸素又は窒素を含むガスによりスパッタクリーニングすることを特徴とする半導体装置の製造方法によって達成される。

〔作用〕

本発明によれば、ポリイミド樹脂層を少なくとも酸素又は窒素を含むガスによりスパッタクリーニングしたので、ポリイミド樹脂層上に形成される配線層との密着強度が向上する共に、コンタクト抵抗が低減する。しかも、ポリイミド樹脂層面の絶縁性が劣化することがない。

〔実施例〕

によりスパッタクリーニング処理を行う(第1図(c))。スパッタクリーニング処理に用いるガスとしては、① O_2 ：ガスのみ、② N_2 ：ガスのみ、③ O_2 と N_2 の混合ガス、④ Ar と O_2 の混合ガス、⑤ Ar と N_2 の混合ガス、⑥ Ar と O_2 と N_2 の混合ガスのいずれでもよい。これらガスは O_2 や N_2 という活性なガスを含んでいるため、スパッタクリーニングしてもポリイミド樹脂がグラファイト化して表面に導電層が形成されることはない。

次に、ポリイミド樹脂層14上に配線層16をスパッタ蒸着し(第1図(d))、フォトリソグラフィ技術により配線層16を所定形状にエッチングして配線16a、16b、16cを完成する(第1図(e))。

なお、配線層12、16の材料としては、 Al 以外に、 Al とシリコン(Si)の合金でもよいし、多結晶シリコンでもよいし、 $Cr/Cu/Cr$ 、 $Cr/Cu/Ni$ 、 $Ti/Mo/Ni$ 等の多層構造でもよい。

本実施例によれば、ポリイミド樹脂層表面がガ

本発明の一実施例による半導体装置の製造方法を第1図に示す。本実施例は第6図の従来の方法に対応するものである。

まず、多層配線を形成するためのセラミック基板10上に形成された例えばアルミニウム(Al)の配線層12上に、層間絶縁膜としての例えば感光性のポリイミド樹脂層14をスピンコート法又はロールコート法により塗布した後、ベーキングする(第1図(a))。感光性ポリイミド樹脂としては、フォトニース(東レ製)、バイラリン(デュボン製)、バイメル(旭化成製)等がある。

次に、フォトリソグラフィ技術によりポリイミド樹脂層14に配線層12とコンタクトするためのスルーホールを形成する(第1図(b))。ポリイミド樹脂が感光性でない場合は所定形状のレジスト層(図示せず)を形成し、このレジスト層をマスクとしてドライエッチングしてスルーホールを形成する。

次に、ポリイミド樹脂層14上を少なくとも酸素(O_2)ガス又は窒素(N_2)ガスを含むガス

によりスパッタクリーニングされるので、配線層との密着強度が増すと共に、スルーホール抵抗が低減され、しかも、スパッタクリーニングするガスが活性であるためポリイミド樹脂層表面に導電層が形成されず、配線間の絶縁が劣化しない。

実際に本実施例の方法により多層配線構造を形成したところ、ポリイミド樹脂層の表面絶縁性については、従来の Ar スパッタクリーニングの場合に比べて、絶縁抵抗が 10^3 倍程度高くなり、ポリイミド樹脂そのものの抵抗値と同程度になった。

第2図にポリイミド樹脂層の絶縁抵抗率 $[\Omega \cdot cm]$ の測定結果を示す。

実施例として、① N_2 ：スパッタクリーニングを印加電力密度 $0.09W/cm^2$ で2分の場合、② N_2 ：スパッタクリーニングを印加電力密度 $0.09W/cm^2$ で5分の場合、③ N_2 ：スパッタクリーニングを印加電力密度 $0.60W/cm^2$ で2分の場合、④ O_2 ：スパッタクリーニングを印加電力密度 $0.12W/cm^2$ で3分の場合の測定

結果を示し、比較例として従来のArスパッタクリーニングを①印加電力密度 0.09 W/cm^2 で1分の場合、②印加電力密度 0.09 W/cm^2 で2分の場合を示した。各測定点は複数の測定値の平均である。

その結果、本実施例によれば、従来に比べて最も低いものでも各基板温度で 10°C 程度以上絶縁抵抗率が改善されていることがわかる。

なお、スルーホール抵抗については、従来のArスパッタクリーニング処理と同程度であった。

密着性については、第3図に示す密着性の強度測定を行ったところ、従来のArスパッタクリーニング処理よりも優れていることが分かった。この密着性強度測定においては、セラミック基板20上に形成された下層の配線層22上にポリイミド樹脂層24を形成し、このポリイミド樹脂層24表面を従来のArガスによるスパッタクリーニング又は本実施例のO₂又はN₂ガスによるスパッタクリーニングを行い、その上に上層の配線層26を形成して、被測定片を作る。ピン型引張治

具28をはんだ30により配線層26に固着する。このピン型引張治具28を引張ってどの部分が剥離又は破壊するかを調べる。

剥離又は破壊態様としては、①セラミック基板20の割れ、②セラミック基板20と配線層22の剥離、③配線層22とポリイミド樹脂層24の剥離、④ポリイミド樹脂層24と配線層26の剥離、⑤はんだ30の剥離、⑥ピン型引張治具28の切断、がある。従来の方法でスパッタクリーニングした場合には、④の「ポリイミド樹脂層24と配線層26の剥離」が最も数多く発生した。これに対し、本実施例の方法でスパッタクリーニングした場合には、②の「セラミック基板20と配線層22の剥離」や⑥の「ピン型引張治具28の切断」が最も数多く発生した。したがって、本実施例の方法によりポリイミド樹脂層24と配線層26の密着強度が飛躍的に向上したことがわかる。

第4図にポリイミド樹脂層と配線層の密着性 $[\text{g/mm}^2]$ の測定結果を示す。ポリイミド樹脂層24と配線層26の剥離が生じた場合の密着

性を測定点とした。

第2図と同様に、実施例として、①N₂スパッタクリーニングを印加電力密度 0.09 W/cm^2 で2分の場合、②N₂スパッタクリーニングを印加電力密度 0.09 W/cm^2 で5分の場合、③N₂スパッタクリーニングを印加電力密度 0.60 W/cm^2 で2分の場合、④O₂スパッタクリーニングを印加電力密度 0.12 W/cm^2 で3分の場合の測定結果を示し、比較例として従来のArスパッタクリーニングを①印加電力密度 0.09 W/cm^2 で1分の場合、②印加電力密度 0.09 W/cm^2 で2分の場合を示した。

その結果、従来の密着性は $500\sim600\text{ g/mm}^2$ 程度であったのに、本実施例では低いものでも 1300 g/mm^2 あり、多くは 2000 g/mm^2 以上あり、本実施例により密着強度が飛躍的に向上したことがわかった。

本発明の他の実施例による半導体装置の製造方法を第5図に示す。本実施例は第7図の従来の方法に対応するものである。

まず、セラミック基板10上に形成された下層の配線層12上に、層間絶縁膜としてのポリイミド樹脂層14を塗布する(第5図(a))。

次に、A1のマスク層18を形成する前に、少なくともO₂ガス又はN₂ガスを含むガスによりスパッタクリーニング処理を行う(第5図(b))。

続いて、ポリイミド樹脂層14上にA1のマスク層18をスパッタ蒸着する(第5図(c))。ポリイミド樹脂層14がスパッタクリーニングされているので、マスク層18との密着性がよい。

次に、マスク層18を、スルーホールを形成するマスク形状になるようにエッチングし(第5図(d))、マスク層18をマスクとしてポリイミド樹脂層14をドライエッチングしてスルーホールを形成する(第5図(e))。

次に、スルーホール抵抗を低減させるために、再びガスによるスパッタクリーニング処理をする(第5図(f))。このスパッタクリーニング処理に用いるガスとしては、第5図(b)におけるスパッタクリーニングと同様に少なくともO₂ガス又は

N₂ ガスを含むガスを用いてもよいし、Ar ガスを用いてもよい。Ar ガスによるスパッタクリーニング処理によりポリイミド樹脂層14表面がグラファイト化して導電層が形成されても、スルーホールの内側だけが露出しているの、配線間の絶縁特性には影響しないからである。

次に、ポリイミド樹脂層14上に配線層16をスパッタ蒸着し(第5図(g))、フォトリソグラフィ技術により配線層16及びマスク層18を所定形状にエッチングして配線を完成する(第5図(h))。

このように本実施例によれば、ポリイミド樹脂層上に形成されるマスク層との密着強度が向上し、スルーホール抵抗が低減される。

本発明は上記実施例に限らず種々の変形が可能である。

例えば、上記実施例はセラミックパッケージにおけるセラミック基板に多層配線を形成する場合であったが、ハイブリッドICの基板上に多層配線を形成する場合や、ウエーハ上に多層配線を形

成する場合にも本発明を適用できる。

[発明の効果]

以上の通り、本発明によれば、配線間の絶縁を十分に保ちながら、ポリイミド樹脂層と配線層の密着強度を向上させ、スルーホールにおけるコンタクト抵抗を低下させることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例による半導体装置の製造方法の工程図、

第2図にポリイミド樹脂層の絶縁抵抗率の測定結果を示すグラフ、

第3図は同半導体装置の密着性の強度測定方法の説明図、

第4図はポリイミド樹脂層と配線層の密着性の測定結果を示すグラフ、

第5図は本発明の他の実施例による半導体装置の製造方法の工程図、


第6図、第7図は従来の半導体装置の製造方法

の工程図

である。


図において、

- 10…セラミック基板
- 12…配線層
- 14…ポリイミド樹脂層
- 14a…導電層
- 16…配線層
- 16a、16b、16c…配線
- 18…マスク層
- 20…セラミック基板
- 22…配線層
- 24…ポリイミド樹脂層
- 26…配線層
- 28…ピン型引張治具
- 30…はんだ



- 20--セラミック基板
- 22--配線層
- 24--ポリイミド樹脂層
- 26--配線層
- 28--ピン型引張治具
- 30--はんだ


半導体装置の密着性の強度測定方法の説明図



10...セラミック基板 12...配線層 14...ポリイミド樹脂層
16...配線層 16a, 16b, 16c...配線
本発明の一実施例の半導体装置の製造方法の工程図


第 1 図

実施例 N₂スパッタリング
△: 0.09 W/cm², 2分
○: 0.09 W/cm², 5分
□: 0.60 W/cm², 2分
O₂スパッタリング
▼: 0.12 W/cm², 3分
Arスパッタリング
●: 0.09 W/cm², 1分
●: 0.09 W/cm², 2分




ポリイミド樹脂の絶対抵抗率の測定結果を示すグラフ

第 2 図




ポリイミド樹脂層と配線層の密着性の測定結果を示すグラフ

第 4 図




本発明の他の実施例の半導体装置の製造方法の工程図

本発明の他の実施例の半導体装置の製造方法の工程図



従来の半導体装置の製造方法の工程図

第 6 図



従来の半導体装置の製造方法の工程図

第 7 図